


DISEÑO Y ANÁLISIS DE CIRCUITOS DIGITALES CON VHDL
ALFONSO URQUÍA, CARLA MARTÍN-VILLALBA
EDITORIAL UNED - 7101201GR01A01

Figuras y Tablas

Material de apoyo a la tutoría de la asignatura
Ingeniería de Computadores III
del Grado en Ingeniería Informática de la UNED

TEMA 1

Fundamentos del diseño del hardware digital






Fig. 1.2




Fig. 1.3




Fig. 14

Circuito banco de pruebas




Fig. 1.5




Fig. 1.6




Fig. 1.7




Fig. 1.8




Fig. 1.9




Fig. 1.10




Fig. 1.11





Fig. 1.12



b)

E	Y
0	Z
1	d

Fig. 1.13




Fig. 1.14




Fig. 1.15

a_2	a_1	a_0	par
0	0	0	1
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	0


Tabla 1.1

Entradas		Salida	$A/0$	$B/0$	$z/0$	$A/1$	$B/1$	$z/1$
A	B	correcta z	z	z	z	z	z	z
0	0	0	0	0	0	0	0	1
0	1	0	0	0	0	1	0	1
1	0	0	0	0	0	0	1	1
1	1	1	0	0	0	1	1	1


Tabla 1.2

TEMA 2


Conceptos básicos de VHDL



```
entity not is
  port ( y0 : out std_logic;
         x0 : in  std_logic );
end entity not;
```



```
entity xor2 is
  port ( y0 : out std_logic;
         x0, x1 : in  std_logic );
end entity xor2;
```



```
entity and2 is
  port ( y0 : out std_logic;
         x0, x1 : in  std_logic );
end entity and2;
```

Fig. 2.1




Fig. 2.2






Fig. 2.3

Interpretación del compilador de VHDL sobre el flujo de la señal




a)




b)


Fig. 2.4



architecture not of not is
begin
 y0 <= not x0;
end architecture not;



architecture xor2 of xor2 is
begin
 y0 <= x0 xor x1;
end architecture xor2;



architecture and2 of and2 is
begin
 y0 <= x0 and x1;
end architecture and2;

Fig. 2.5




Fig. 2.6




Fig. 2.7




Fig. 2.8




Fig. 2.9






Fig. 2.10



a)



b)

Fig. 2.11




Fig. 2.12




Fig. 2.13




Fig. 2.14




Fig. 2.15




Fig. 2.16





Fig. 2.17



en	i_1	i_0	d_3	d_2	d_1	d_0
0	–	–	0	0	0	0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0

Fig. 2.18




Fig. 2.19






Fig. 2.20



a)



b)

Fig. 2.21




Fig. 2.22




Fig. 2.23




Fig. 2.24

```
if boolean_expr then  
  a <= valor_expr_a_1;  
  b <= valor_expr_b_1;  
else  
  a <= valor_expr_a_2;  
  b <= valor_expr_b_2;  
end if;
```




Fig. 2.25

```

if boolean_expr_1 then
  if boolean_expr_2 then
    a <= valor_expr_a_1;
  else
    a <= valor_expr_a_2;
  end if;
else
  if boolean_expr_3 then
    a <= valor_expr_a_3;
  else
    a <= valor_expr_a_4;
  end if;
end if;

```




Fig. 2.26

```

case expr_case is
  when c0 =>
    a <= valor_expr_a_0;
    b <= valor_expr_b_0;
  when c1 =>
    a <= valor_expr_a_1;
    b <= valor_expr_b_1;
  when others =>
    a <= valor_expr_a_n;
    b <= valor_expr_b_n;
end case;

```




Fig. 2.27

Operador	Significado	Tipo del operando a	Tipo del operando b	Tipo del resultado
a ** b	Exponenciación	integer	integer	integer
abs a	Valor absoluto	integer		integer
not a	NOT lógico	boolean,bit, bit_vector		boolean,bit, bit_vector
a * b a / b a mod b a rem b	Multiplicación División Módulo Resto	integer	integer	integer
+ a - a	Identidad Negación	integer		integer
a + b a - b	Suma Resta	integer	integer	integer
a & b	Concatenación	vector, elemento	vector, elemento	vector
a sll b a srl b a sla b a sra b a rol b a ror b	Desplaz. lógico izqda Desplaz. lógico dcha Desplaz. aritmético izqda Desplaz. aritmético dcha Rotación lógica izqda Rotación lógica dcha	bit_vector	integer	bit_vector
a = b a /= b	Comprueba igualdad Comprueba desigualdad	cualquiera	mismo que a	boolean
a < b a <= b a > b a >= b	Menor que Menor o igual que Mayor que Mayor o igual que	escalar, vector	mismo que a	boolean
a and b a or b a nand b a nor b a xor b a xnor b	AND lógica OR lógica NAND lógica NOR lógica OR exclusiva lógica NOR exclusiva lógica	boolean,bit, bit_vector	mismo que a	mismo que a

Precedencia	Operadores
Mayor	** abs not
	* / mod rem
	+ - (identidad y negación)
	& + - (suma y resta)
	sll srl sla sra rol ror
	= /= < <= > >=
Menor	and or nand nor xor xnor

Tabla 2.2

Conversión de:	a:	Función
std_logic	bit	to_bit(arg)
bit	std_logic	to_stdulogic(arg)
std_logic_vector	bit_vector	to_bitvector(arg)
bit_vector	std_logic_vector	to_stdlogicvector(arg)

Tabla 2.3

Conversión de:	a:	Función
std_logic_vector, signed	unsigned	unsigned(arg)
std_logic_vector, unsigned	signed	signed(arg)
unsigned, signed	std_logic_vector	std_logic_vector(arg)
unsigned, signed	integer	to_integer(arg)
integer, natural	unsigned	to_unsigned(arg, size)
integer	signed	to_signed(arg, size)
integer	std_logic_vector	integer → unsigned/signed → std_logic_vector
std_logic_vector	integer	std_logic_vector → unsigned/signed → integer

Tabla 2.4

Atributo	Significado
<tipo>'	Indica que el argumento es del tipo <tipo>. Por ejemplo, <code>unsigned'("00")</code> establece que "00" se usa como <code>unsigned</code> , en lugar de como <code>bit_vector</code> o <code>std_logic_vector</code> .
<vector1D>'range	Rango de índices de un vector 1D
<vector1D>'reverse_range	Rango de índices del vector 1D, en orden inverso
<vector1D>'length	Número de componentes del vector 1D
<vector1D>'low	Índice más pequeño del vector
<vector1D>'high	Índice más grande del vector
<vector1D>'left	Índice del componente más a la izquierda
<vector1D>'right	Índice del componente más a la derecha
<señal>'stable	<i>true</i> mientras no hay cambios en <señal>
<señal>'event	<i>true</i> sólo cuando hay un cambio en <señal>

Tabla 2.5

TEMA 3


Simulación del código VHDL

```
library IEEE;
use IEEE.std_logic_1164.all;
```

```
entity resF is
end entity resF;
```


```
architecture resF of resF is
  signal s : std_logic;
begin
```

```
p1 : process
begin
  s <= '1';
  wait;
end process p1;
```



The diagram shows a dashed box containing the code for process p1. To the right of the box is a triangle representing an inverter. A horizontal line connects the inverter's output to the signal line 's'. An arrow points from the inverter to the signal line, with the text 'std_logic('1')' above it.

```
p2 : process
begin
  s <= '0';
  wait;
end process p2;
```



The diagram shows a dashed box containing the code for process p2. To the right of the box is a triangle representing an inverter. A horizontal line connects the inverter's output to the signal line 's'. An arrow points from the inverter to the signal line, with the text 'std_logic('0')' above it.

```
end architecture resF;
```

s : std_logic

Resolve
std_logic('X')

Fig. 3.1




Fig. 3.2




Fig. 3.3




Fig. 3.4




Fig. 3.5




Fig. 3.6




Fig. 3.7




Fig. 3.8




Fig. 3.9

The screenshot shows a logic analyzer interface with a signal list on the left and a detailed view on the right. A context menu is open over the signal list, and a sub-menu is open over the 'Add to List' option.

Objects window:

- Name
- a
- b
- c
- d
- s1
- s2
- s3

list window:

ns	/bp_deltas/uut/d	/bp_deltas/uut/s2						
delta	/bp_deltas/uut/a	/bp_deltas/uut/s3						
	/bp_deltas/uut/b							
	/bp_deltas/uut/c							
	/bp_deltas/uut/s1							
0	+0		U	U	U	U	U	U
0	+1		U	1	1	0	U	U
0	+2		U	1	1	0	1	U
0	+3		U	1	1	0	1	U
0	+4		1	1	1	0	1	U

Context Menu:

- View Declaration
- View Memory Contents
- View Messages
- Copy
- Find...
- Insert Breakpoint
- Add to Wave
- Add to List
- Add to Log
- Add to Dataflow
- Toggle Coverage

Sub-menu for 'Add to List':

- Selected Signals
- Signals in Region
- Signals in Design

Annotations on the right side of the signal list:

- ← 0
- ← 8
- ← 28
- ← 38
- ← 48

Fig. 3.10




Fig. 3.11

	signal	variable
Asignación	<=	:=
Qué representa	Interconexiones en el circuito	Información local
Visibilidad	Puede ser global (visible desde todo el código)	Local (visible sólo desde el correspondiente bloque process , function o procedure)
Comportamiento	El nuevo valor es asignado transcurrido un retardo, que por defecto vale δ .	El nuevo valor es asignado inmediatamente
Uso	En package , entity y architecture . En una entity , los puertos son por defecto señales	Sólo en código secuencial. Es decir, dentro de process , function o procedure

Tabla 3.1

	U	X	0	1	Z	W	L	H	-
U	U	U	U	U	U	U	U	U	U
X	U	X	X	X	X	X	X	X	X
0	U	X	0	X	0	0	0	0	X
1	U	X	X	1	1	1	1	1	X
Z	U	X	0	1	Z	W	L	H	X
W	U	X	0	1	W	W	W	W	X
L	U	X	0	1	L	W	L	W	X
H	U	X	0	1	H	W	W	H	X
-	U	X	X	X	X	X	X	X	X

Tabla 3.2

<p>s'event</p>	<p>Función booleana que devuelve <i>true</i> cuando se produce un evento en la señal. El resto del tiempo devuelve <i>false</i>. Ejemplos:</p> <pre>if clk'event then ...</pre> <p>En el preciso instante en que <i>clk</i> cambia de valor, entonces ...</p> <pre>wait until clk'event and clk='1';</pre> <p>Suspende el proceso hasta que el valor de <i>clk</i> pasa a ser '1'</p>
<p>s'active</p>	<p>Función booleana que devuelve <i>true</i> en el instante en el cual se produce una transacción a la señal. El resto del tiempo devuelve <i>false</i>. Ejemplos:</p> <pre>if dato'active then ...</pre> <p>En el preciso instante en que se asigna valor a <i>dato</i>, entonces ...</p> <pre>wait until dato'active;</pre> <p>Suspende el proceso hasta que se asigna valor a <i>dato</i></p>
<p>s'transaction</p>	<p>Crea una señal implícita de tipo bit, cuyo valor va cambiando '0', '1', '0', ... cada vez que se produce una transacción a la señal <i>s</i>. Ejemplo:</p> <pre>wait on dato'transaction;</pre> <p>Se suspende el proceso hasta que se asigna valor a <i>dato</i></p>
<p>s'delayed(T)</p>	<p>Crea una señal implícita del mismo tipo que <i>s</i>, cuyo valor es igual al valor de <i>s</i> retrasado <i>T</i>. Si se omite <i>T</i>, el retardo por defecto es 0, con lo cual es el valor de la señal en el instante δ anterior. Por ejemplo, <i>s'delayed(4 ns)</i> en el instante 10 ns es el valor que tenía <i>s</i> en el instante 6 ns.</p>

<code>s'stable(T)</code>	<p>Crea una señal implícita de tipo booleano, cuyo valor es <i>true</i> si no se ha producido un evento en la señal <code>s</code> durante las anteriores <code>T</code> unidades de tiempo. En caso contrario, vale <i>false</i>. Ejemplo:</p> <pre>if dato'stable(100 ns) then ...</pre> <p>Si no se ha producido ningún evento en la señal <code>dato</code> durante los últimos 100 ns, entonces ...</p>
<code>s'quiet(T)</code>	<p>Crea una señal implícita de tipo booleano, cuyo valor es <i>true</i> si no se ha producido ninguna transacción a la señal <code>s</code> durante las anteriores <code>T</code> unidades de tiempo. En caso contrario, vale <i>false</i>. Ejemplo:</p> <pre>if dato'quiet(100 ns) then ...</pre> <p>Si no se ha producido ninguna transacción a la señal <code>dato</code> durante los últimos 100 ns, entonces ...</p>
<code>s'last_event</code>	<p>Función que devuelve un valor del tipo <code>time</code>: el tiempo transcurrido desde que se produjo el último evento en la señal <code>s</code>. Si no ha habido evento previo, devuelve el valor máximo del tipo de dato <code>time</code> (<code>time'high</code>).</p>
<code>s'last_active</code>	<p>Función que devuelve un valor del tipo <code>time</code>: el tiempo transcurrido desde que se produjo la última transacción a la señal <code>s</code>. Si no ha habido ninguna transacción previa, devuelve el valor máximo del tipo de dato <code>time</code> (<code>time'high</code>).</p>
<code>s'last_value</code>	<p>Función que devuelve un valor del mismo tipo que <code>s</code>: el valor de la señal previo a la última transacción a la señal.</p>

TEMA 4

Diseño de lógica combinacional




Fig. 4.1






Fig. 4.2



a)



b)

Fig. 4.3




Fig. 4.4




Fig. 4.5




Fig. 4.6




Fig. 4.7




Fig. 4.8




Fig. 4.9




Fig. 4.10




Fig. 4.11




Fig. 4.12




Fig. 4.13




Fig. 4.14

mode	Operación	Descripción
0 0 0	$A * 2$	Multiplicar por 2 (equivale a desplazamiento a la izqda)
0 0 1	$A + B$	Suma
0 1 0	$A - B$	Resta
0 1 1	$-A$	Complemento a dos
1 0 0	$A \text{ and } B$	AND lógico
1 0 1	$A \text{ or } B$	OR lógico
1 1 0	$A \text{ xor } B$	XOR lógico
1 1 1	not A	Complemento de todos los bits

Tabla 4.1

i_3	i_2	i_1	i_0	a	b	c	d	e	f	g
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	0	0	1	1

Tabla 4.2

op	Operación
0 0	Desplaza a la izquierda rellenando con '0'
0 1	Desplaza a la derecha rellenando con '0'
1 0	Rota a la izquierda
1 1	Rota a la derecha

Tabla 4.3

Unidad	sel	Operación	Descripción
Unidad Aritmética	0 0 0 0	a	Deja pasar a
	0 0 0 1	$a + 1$	Incrementa a
	0 0 1 0	$a - 1$	Decrementa a
	0 0 1 1	b	Deja pasar b
	0 1 0 0	$b+1$	Incrementa b
	0 1 0 1	$b-1$	Decrementa b
	0 1 1 0	$a+b$	Suma a y b
	0 1 1 1	$a+b+cin$	Suma a , b y cin
Unidad Lógica	1 0 0 0	not a	Complemento de a
	1 0 0 1	not b	Complemento de b
	1 0 1 0	a and b	AND lógico
	1 0 1 1	a or b	OR lógico
	1 1 0 0	a nand b	NAND lógico
	1 1 0 1	a nor b	NOR lógico
	1 1 1 0	a xor b	XOR lógico
	1 1 1 1	a xnor b	XNOR lógico

TEMA 5

Registros y memorias




Fig. 5.1





Fig. 5.2



<i>rst</i>	<i>Ld</i>	<i>Shr</i>	<i>Shl</i>	Operación
0	0	0	0	Mantiene valor
0	0	0	1	Desplaz. Izq.
0	0	1	–	Desplaz. Drcha.
0	1	–	–	Carga paralelo
1	–	–	–	Reset (carga “0000”)

Fig. 5.3





Fig. 5.4



<i>rst</i>	<i>Shr</i>	Operación
0	0	Mantiene valor
0	1	Desplaz. Drcha.
1	–	Reset (carga X“00000000”)

Fig. 5.5




Fig. 5.7




Fig. 5.9




Fig. 5.12




Fig. 5.13




Fig. 5.14




Fig. 5.15




Fig. 5.16




Fig. 5.17

rst	W_data	W_addr	W_en	R_addr	R_en	
1	11111111111111111111111111111111	00	0	00	0	Reset
0	11111111111111111111111111111111	00	1	00	0	Escribe reg0
0	10101010101010101010101010101010	01	1	00	0	Escribe reg1
0	11111111111111111111111111111111	10	1	00	0	Escribe reg2
0	01010101010101010101010101010101	11	1	00	0	Escribe reg3
0	00000000000000000000000000000000	00	0	00	1	Lee reg0
0	00000000000000000000000000000000	00	0	01	1	Lee reg1
0	00000000000000000000000000000000	00	0	10	1	Lee reg2
0	00000000000000000000000000000000	00	0	11	1	Lee reg3

Tabla 5.1

$SHSel_1$	$SHSel_2$	Operación
0	0	Mantiene valor
0	1	Carga en paralelo
1	0	Desplaza 1 bit a la derecha el contenido del registro y asigna a Q_3 el valor en $Serial_{in}$

Tabla 5.2

Sel(0)	Operación
0	Desplazamiento a la derecha introduciendo un '0' a la izquierda
1	Carga el nuevo valor

Tabla 5.3

Se1(2)	Se1(1)	Operación
0	0	suma
0	1	resta
1	0	and
1	0	or

Tabla 5.4

TEMA 6

Diseño de lógica secuencial




Fig. 6.1




Fig. 6.2




Fig. 6.3

J	K	Nuevo estado
0	0	$Q_{t+1}=Q_t$
0	1	$Q_{t+1}=0$
1	0	$Q_{t+1}=1$
1	1	$Q_{t+1}=\text{not } Q_t$




Fig. 6.4




Fig. 6.5




Fig. 6.6




Fig. 6.7




Fig. 6.8




Fig. 6.9




Fig. 6.10




Fig. 6.11




Fig. 6.12




Fig. 6.13




Fig. 6.14





Fig. 6.15




Fig. 6.16




Fig. 6.17




Fig. 6.18




Fig. 6.19




Fig. 6.20




Fig. 6.21




Fig. 6.22




Fig. 6.23




Fig. 6.24




Fig. 6.25




Fig. 6.26




Fig. 6.27

Señal	Significado
r1	Pone el semáforo 1 en rojo
r2	Pone el semáforo 2 en rojo.
g1	Pone el semáforo 1 en verde.
g2	Pone el semáforo 2 en verde.
y1	Pone el semáforo 1 en amarillo.
y2	Pone el semáforo 2 en amarillo.

Tabla 6.1

Estado	Tiempo	Salida
RG	timeRG (30 s)	r1 = '1', g2 = '1'
RY	timeRY (5 s)	r1 = '1', y2 = '1'
GR	timeGR (45 s)	g1 = '1', r2 = '1'
YR	timeYR (5 s)	y1 = '1', r2 = '1'
YY	–	y1 = '1', y2 = '1'

Tabla 6.2

Entrada	Significado
minuto	Incrementa el contador de tiempo de cocción en 60 seg. En cualquier momento se puede apretar este botón para aumentar el periodo de cocción.
marcha	Inicia la marcha del horno siempre que el tiempo de cocción sea mayor que 0.
stop_Reset	Si el microondas se encuentra en estado de cocción, cuando esta señal está a '1' se detiene la marcha del horno. Si se activa esta señal cuando el horno no está en estado de cocción se resetea el tiempo de cocción.
puerta	Según su valor sea '1' ó '0' indica si la puerta del microondas está abierta o cerrada. Abrir la puerta en el periodo de cocción interrumpe la cocción. Abrir la puerta cuando la alarma está activada la desconecta.
clk	Reloj de entrada con periodo de 125 ms.
reset	Señal asíncrona para resetear el sistema.

Tabla 6.3

Salida	Significado
segundos(9...0)	Indican a una pantalla el número de segundos de cocción restantes. La codificación es binaria, por lo que se pueden programar hasta 1023 seg.
calentar	Cuando está a '1' el horno calienta.
luz	Cuando está a '1' enciende la luz interna del horno.
alarma	Cuando está a '1' suena la alarma. La alarma debe sonar cuando el tiempo de cocción llegue a 0 después de que el horno ha estado calentando. La alarma se debe desconectar cuando se abre la puerta del horno.

Tabla 6.4

Estado	Significado
PuertaAbierta	Microondas parado con la puerta abierta. Las señales de salida tienen los siguientes valores: calentar = 0, luz = 1 y alarma = 0
PuertaCerrada	Microondas parado con la puerta cerrada. Las señales de salida tienen los siguientes valores: calentar = 0, luz = 0 y alarma = 0
Coccion	El microondas está cociendo. Las señales de salida tienen los siguientes valores: calentar = 1, luz = 1 y alarma = 0
AlarmaActivada	La alarma se encuentra activa. Las señales de salida tienen los siguientes valores: calentar = 0, luz = 0 y alarma = 1.

Tabla 6.5

Estado actual		Entrada	Próximo estado		Salida
$Q1$	$Q0$	c	$D1$	$D0$	$State(1 : 0)$
0	0	0	0	0	0 0
0	0	1	0	1	0 0
0	1	0	0	1	0 1
0	1	1	1	0	0 1
1	0	0	1	0	1 0
1	0	1	1	1	1 0
1	1	0	1	1	1 1
1	1	1	0	0	1 1

Tabla 6.6

TEMA 7

Metodología de transferencia entre registros




Fig. 7.1




Fig. 7.2




Fig. 7.3




Fig. 7.4

Sentencia VHDL	Operación RT
X <= Y;	Transfiere el contenido de Y a X
X <= 0;	Guarda en X el valor decimal 0
X <= (others => '1');	Pone todos los bits de X al valor '1'
X <= 1;	Guarda en X el valor decimal 1
X <= X slr 1;	Desplaza el contenido de X un bit hacia la derecha e introduce el valor '0' en el bit más significativo (MSB)
X <= X ror 4;	Desplaza el contenido de X cuatro bits hacia la derecha de manera circular
X <= M(16#C2#);	Transfiere a X el contenido del elemento C2 ₁₆ (elemento 194 ₁₀) de M
X <= Y or Z;	$X \leftarrow Y \text{ or } Z$ (or bit a bit)
X <= Y and Z;	$X \leftarrow Y \text{ and } Z$ (and bit a bit)
X <= Y xor Z;	$X \leftarrow Y \text{ xor } Z$ (xor bit a bit)
X <= not Y;	$X \leftarrow$ complemento a 1 de Y
X <= -Y;	$X \leftarrow$ complemento a 2 de Y
X <= Y + Z;	$X \leftarrow Y + Z$
X <= Y - Z;	$X \leftarrow Y - Z$
X <= (c and Y) or ((not c) and Z);	$X \leftarrow (c \text{ and } Y) \text{ or } (\bar{c} \text{ and } Z)$
X <= Y when c else Z;	Equivalente a la anterior
if (c) then X <= Y; else X <= Z;	Equivalente a la anterior

Entrada	Descripción
m10	Introducida moneda de 10 céntimos.
m20	Introducida moneda de 20 céntimos.
m50	Introducida moneda de 50 céntimos.
devolución	Solicitud de devolución del dinero.
selec_agua	Selección de producto: una botella de agua.
selec_refresco	Selección de producto: una lata de refresco.

Tabla 7.2

Señal	Descripción
<code>total</code>	Dinero total introducido por el cliente.
<code>beep</code>	Se activa cuando el cliente selecciona el producto sin haber introducido dinero suficiente.
<code>devuelve_moneda</code>	Se activa para devolver la última moneda introducida, si esta moneda hace que se exceda el dinero total máximo que acepta la máquina.
<code>dispensa_refresco</code>	Dispensa una lata de refresco.
<code>dispensa_agua</code>	Dispensa una botella de agua.
<code>devuelve_cambio</code>	Devuelve el dinero restante.

Tabla 7.3

Entrada	data
m10	"001"
m20	"010"
m50	"101"
devolución	"100"
selec_agua	"011"
selec_refresco	"000"

Tabla 7.4